Programowalne układy cyfrowe

stacjonarne

II stopnia

obowiązkowy

W 18/x, L 24/+, S 2

1. Układy cyfrowe - wymagana znajomość problematyki z zakresu przedmiotu.

2. Elementy elektroniczne - wymagana znajomość problematyki z zakresu przedmiotu.

3.Technika układów programowalnych - wymagana znajomość problematyki z zakresu przedmiotu.

Dyscyplina naukowa studiów: Elektronika, Telekomunikacja

dr inż. Zbigniew JACHNA, dr inż. Jerzy PASIERBIŃSKI, dr hab. inż. Ryszard SZPLET, dr inż. Rafał SZYMANOWSKI

W ramach przedmiotu przedstawione zostaną następujące treści kształcenia:

Architektura złożonych układów programowalnych CPLD i architektura programowalnych matryc bramkowych FPGA. Dedykowane bloki wbudowane, bloki funkcjonalne IP i bloki IO.

Przedstawiony zostanie proces projektowania i testowania złożonych układów cyfrowych z użyciem języka VHDLi Verilog. Omówiony zostanie proces projektowania z wykorzystaniem systemów projektowych firm Altera i Xilinx oraz z wykorzystaniem procesorów programowych.

Wykłady zrealizowane są w formie werbalno-wizualnej prezentacji następujących treści:

1. Cyfrowe układy scalone. Klasyfikacja.

2. Architektury wybranych złożonych programowalnych struktur logicznych (CPLD).

3. Architektury wybranych programowalnych matryc bramkowych (FPGA).

4. FPGA. Dedykowane bloki wbudowane (bloki zegarowe, pamięci, multiplikatory).

5. FPGA. Połączenia, bloki IO, standardy interfejsów.

6. Bloki funkcjonalne IP w układach FPGA.

7. Proces projektowania układów cyfrowych realizowanych w strukturach programowalnych z użyciem języka VHDL. Programy testowe.

8. Systemy do projektowania PUC, edytory projektów topograficznych.

9. Systemowe narzędzia diagnostyczne.

10. Procesory programowe. Oprogramowanie.

11. Dobór parametrów syntezy.

12. Projektowanie z użyciem języka Verilog.

Ćwiczenia laboratoryjne pozwalają na zapoznanie się ze treściami zaprezentowanymi w trakcie wykładów. Tematyka kolejnych zajęć laboratoryjnych:

1. Projektowanie układów w strukturach FPGA firmy Altera.

2. Projektowanie układów w strukturach FPGA firmy Xilinx.

Seminaria umożliwiają prezentację omówienie indywidualnych projektów wykonanych przez studentów w trakcie ćwiczeń laboratoryjnych. Tematyka seminarium:

1. Prezentacja i omówienie projektów indywidualnych.

Podstawowa:

1. J. Kalisz, Podstawy elektroniki cyfrowej, 5 wydanie, WKŁ, 2008

2. J. Kalisz, Język VHDL w praktyce, WKŁ, 2002

3. K. Skahill, Język VHDL. Projektowanie programowalnych układów logicznych, WNT, 2001

4. J. Majewski, P. Zbysiński, Układy FPGA w przykładach, BTC 2007

Uzupełniająca:

1. J. Pasierbiński, P. Zbysiński, Układy programowalne w praktyce, WKŁ, 2002

2. P. Zbysiński, J. Pasierbiński, Układy programowalne: pierwsze kroki, BTC, 2004

3. Z. Hajduk, Wprowadzenie do języka Verilog, BTC, 2009

4. M. Nowakowski, PicoBlaze. Mikrokontroler w FPGA, BTC, 2009

PUC_W1 / Znajomość budowy logicznej i technologii układów programowalnych. / EiT_W05

PUC_W2 / Znajomość bieżącego stanu techniki w zakresie narzędzi projektowych. / EiT_W05

PUC_U1 / Doskonalenie umiejętności stosowania systemów projektowych firm Xilinx i Altera. / EiT_U11

PUC_U2 / Opanowanie zaawansowanych metod projektowania układów cyfrowych w strukturach programowalnych z użyciem języka VHDL. /EiT_U14, EiT_U18

PUC_K1 / Zrozumienie potrzeby ciągłego samokształcenia. / EiT_K01

PUC_K2 / Współpraca w grupie, podział pracy w poszukiwaniu rozwiązań. / EiT_K03

Warunkiem zaliczenia przedmiotu jest uzyskanie oceny pozytywnej z ćwiczeń laboratoryjnych, seminarium oraz z egzaminu końcowego.

Efekty PUC_W1, PUC_W2 i PUC_K1 sprawdzane są poprzez egzamin pisemny.

Efekty PUC_U1, PUC_U2, PUC_K2 sprawdzane są poprzez realizację projektów i zadań stawionych w trakcie laboratorium.