Wojskowa Akademia Techniczna - Centralny System Uwierzytelniania
Strona główna

Podstawy układów programowalnych

Informacje ogólne

Kod przedmiotu: WELETCSI-PUP
Kod Erasmus / ISCED: (brak danych) / (brak danych)
Nazwa przedmiotu: Podstawy układów programowalnych
Jednostka: Wydział Elektroniki
Grupy:
Punkty ECTS i inne: (brak) Podstawowe informacje o zasadach przyporządkowania punktów ECTS:
  • roczny wymiar godzinowy nakładu pracy studenta konieczny do osiągnięcia zakładanych efektów uczenia się dla danego etapu studiów wynosi 1500-1800 h, co odpowiada 60 ECTS;
  • tygodniowy wymiar godzinowy nakładu pracy studenta wynosi 45 h;
  • 1 punkt ECTS odpowiada 25-30 godzinom pracy studenta potrzebnej do osiągnięcia zakładanych efektów uczenia się;
  • tygodniowy nakład pracy studenta konieczny do osiągnięcia zakładanych efektów uczenia się pozwala uzyskać 1,5 ECTS;
  • nakład pracy potrzebny do zaliczenia przedmiotu, któremu przypisano 3 ECTS, stanowi 10% semestralnego obciążenia studenta.

zobacz reguły punktacji
Język prowadzenia: polski
Forma studiów:

stacjonarne

Rodzaj studiów:

I stopnia

Rodzaj przedmiotu:

obowiązkowy

Forma zajęć liczba godzin/rygor:

W 14/+, L/16+

Przedmioty wprowadzające:

Układy cyfrowe / Wymagania wstępne: znajomość problematyki z zakresu przedmiotu.

Elementy elektroniczne / Wymagania wstępne: znajomość problematyki z zakresu przedmiotu.

Programy:

Elektronika i Telekomunikacja / Systemy telekomunikacyjne, Systemy teleinformatyczne

Autor:

płk dr hab. inż. Ryszard Szplet

Skrócony opis:

W ramach przedmiotu prezentowane są treści dotyczące budowy i sposobów konfigurowania układów programowalnych PLD i FPGA. Omawiane są systemy projektowe oraz proces projektowania układów cyfrowych z użyciem struktur programowalnych. Realizowane są projekty z zastosowaniem układów programowalnych wiodących producentów (Xilinx, Altera).

Pełny opis:

Wykłady realizowane są w formie werbalno-wizualnej prezentacji następujących treści:

1. Budowa programowalnych struktur logicznych (PLD), łączniki konfiguracyjne.

2. Złożone programowalne struktury logiczne (CPLD). Programowalne matryce bramkowe (FPGA).

3. Układy specjalizowane ASIC; matryce bramkowe (GA), matryce komórkowe (SC).

4. Interpretacja dokumentacji firmowej, parametry statyczne i dynamiczne programowalnych układów cyfrowych.

5. Proces projektowania układów cyfrowych realizowanych w strukturach programowalnych. Przykładowe projekty.

6. Systemy do projektowania programowalnych układów cyfrowych.

7. Zasady projektowania układów cyfrowych według kryteriów minimalnych powierzchni i mocy strat oraz maksymalnej szybkości działania. Szacowanie opóźnień i mocy strat.

8. Podstawy opisu układów cyfrowych w języku VHDL, instrukcje współbieżne i sekwencyjne.

9. Funkcje i procedury w języku VHDL, przykłady opisu cyfrowych bloków funkcjonalnych w języku VHDL.

10. Przykłady opisu cyfrowych bloków funkcjonalnych.

11. Programowanie i testowanie układów programowalnych, interfejs JTAG.

Metody dydaktyczne:Werbalno-wizualna prezentacja treści programowych;

Laboratoria /metody dydaktyczne: Tematy kolejnych zajęć:

1. Projektowanie układów w strukturach programowalnych firmy Altera;

2. Projektowanie układów w strukturach programowalnych firmy Xilinx;

Metody dydaktyczne: Ćwiczenia praktyczne prowadzone są z użyciem dedykowanych środowisk projektowych. W ramach ćwiczeń studenci wykonują indywidualne projekty układów cyfrowych;

Literatura:

podstawowa:

J. Kalisz, Podstawy elektroniki cyfrowej, 5 wydanie, WKŁ, 2008

J. Kalisz, Język VHDL w praktyce, WKŁ, 2002

K. Skahill, Język VHDL. Projektowanie programowalnych układów logicznych, WNT, 2001

uzupełniająca:

J. Pasierbiński, P. Zbysiński, Układy programowalne w praktyce, WKŁ, 2002

P. Zbysiński, J. Pasierbiński, Układy programowalne: pierwsze kroki, BTC, 2004

Efekty uczenia się:

Symbol/Efekty kształcenia/ odniesienie do efektów dyscypliny

W1 / Znajomość działania systemów elektronicznych, w tym systemów zawierających układy programowalne; / K_W01

W2 / Elementarna wiedza w zakresie wytwarzania elementów elektronicznych i układów scalonych / K_W14

W3 / Znajomość metod i technik projektowania układów elektronicznych (również w wersji scalonej, w tym układów programowalnych i specjalizowanych) i systemów elektronicznych, zna języki opisu sprzętu i komputerowe narzędzia do projektowania i symulacji /K_W15

U1 / Umiejętność pozyskiwania informacji z literatury, baz danych i innych źródeł / K_U01

U2 / Umiejętność pracy indywidualnej i w zespole; oszacowania czasu potrzebnego na realizację zleconego zadania; umiejętność opracowania i zrealizowania harmonogramu prac zapewniającego dotrzymanie terminów / K_U02

U3 / Umiejętność posłużenia się właściwie dobranymi środowiskami programistycznymi, symulatorami oraz narzędziami komputerowego wspomagania projektowania, symulacji, weryfikacji i interpretacji wyników w odniesieniu do elementów, układów elektronicznych / K_U10

K1 / Świadomość odpowiedzialności za pracę własną oraz gotowość podporządkowania się zasadom pracy w zespole i ponoszenia odpowiedzialności za wspólnie realizowane zadania / K_K04

Metody i kryteria oceniania:

Przedmiot zaliczany jest na podstawie: egzaminu;

Ćwiczenia laboratoryjne zaliczane są na podstawie: kolokwiów wstępnych, pracy bieżącej i sprawozdań;

Egzamin z przedmiotu jest prowadzony w formie pisemno-ustnej;

Warunkiem dopuszczenia do egzaminu jest uzyskanie oceny pozytywnej z ćwiczeń laboratoryjnych (na podstawie kolokwiów wstępnych, pracy bieżącej i sprawozdań).

efekty W1, W2 i W3 – weryfikowane są na egzaminie;

efekty U1, U2 i U3 – weryfikowane są w trakcie ćwiczeń laboratoryjnych oraz w pewnym zakresie na egzaminie;

efekt K1 – weryfikowany jest w trakcie ćwiczeń laboratoryjnych.

Przedmiot nie jest oferowany w żadnym z aktualnych cykli dydaktycznych.
Opisy przedmiotów w USOS i USOSweb są chronione prawem autorskim.
Właścicielem praw autorskich jest Wojskowa Akademia Techniczna.
ul. gen. Sylwestra Kaliskiego 2, 00-908 Warszawa 46 tel: +48 261 839 000 https://www.wojsko-polskie.pl/wat/ kontakt deklaracja dostępności mapa serwisu USOSweb 7.0.4.0-3 (2024-06-10)