Układy specjalizowane

stacjonarne

II stopnia

obowiązkowy

W 14/+, L 16/+

1. Układy cyfrowe - wymagana znajomość problematyki z zakresu przedmiotu

2. Elementy elektroniczne - wymagana znajomość problematyki z zakresu przedmiotu

3. Technika układów programowalnych - wymagana znajomość problematyki z zakresu przedmiotu

Dyscyplina naukowa studiów: Elektronika, Telekomunikacja

dr hab. inż. Ryszard SZPLET

dr inż. Kamil KLEPACKI

W ramach przedmiotu przedstawione zostaną następujące treści kształcenia:

Wytwarzania ukłdów scalonych ASIC, regulły projektowanie układów VLSI. Zasady projektowania topografii układów cyfrowych sposoby, rozprowadzania zasilania i dystrybucji sygnałów wysokiej częstotliwości. Standardy sygnałów wejściowych i wyjściowych.

Omówione zostaną modele elementów do symulacji komputerowej i środowiska projektowe Cadence i Electric.

Omawiane na wykładach zagadnienia zostaną zweryfikowane praktycznie w ramach ćwiczeń laboratoryjnych, a zasadniczym efektem kształcenia, będzie nabycie umiejętności projektowania układów cyfrowych w technologii ASIC.

Wykłady realizowane są w formie werbalno-wizualnej prezentacji następujących treści:

1. Rodzaje układów ASIC; matryce bramkowe (GA), matryce komórkowe (SC), układy projektowane indywidualnie (FC).

2. Wytwarzanie układów scalonych CMOS.

3. Reguły projektowania układów CMOS VLSI.

4. Skalowanie układów CMOS VLSI.

5. Projekty topograficzne tranzystorów MOS. Struktury palczaste.

6. Podstawowe cyfrowe układy CMOS (OAI): schematy, parametry, topografia, style projektowania.

7. Elementy bierne układów scalonych.

8. Układy wejściowo-wyjściowe.

9. Modele elementów do symulacji komputerowej.

10. Proces projektowania układów ASIC: rozmieszczanie bloków logicznych i układów WE/WY, planowanie połączeń.

11. Projektowanie z użyciem komórek standardowych.

12. Weryfikacja poprawności projektu układu CMOS VLSI.

13. Systemy projektowe: Cadence i Electric.

14. Przykłady projektów podstawowych bloków funkcjonalnych cyfrowych i analogowych.

Ćwiczenia laboratoryjne pozwalają na zapoznanie się z treściami zaprezentowanymi w trakcie wykładów. Tematyka kolejnych zajęć laboratoryjnych:

1. Systemy projektowe: Cadence i Electric.

2. Projektowanie złożonych bramek logicznych.

3. Projektowanie bloków funkcjonalnych.

4. Projektowanie bloków funkcjonalnych.

Podstawowa:

1. J.M. Rabaey, A. Chandrakasan, B. Nikolic, Digital Integrated Circuits, Prentice Hall, 2007

2. A. Gołda, A. Kos, Projektowanie układów scalonych CMOS, WKiŁ, 2011

3. D. Clein, CMOS IC Layout, Concept, Methodologies and Tools, Newnes, 2000

Uzupełniająca:

1. R.J. Baker, CMOS Circuit Design, Layout, and Simulation, IEEE Press, 2008

2. N.H.E. Weste, K. Eshraghian, Principles of CMOS VLSI Design, Addison-Wesley, 2005

SUPS_W1 / Rozumie metodykę projektowania złożonych układów i systemów elektronicznych (również w wersji scalonej, w tym układów programowalnych i specjalizowanych); zna języki opisu sprzętu i komputerowe narzędzia do projektowania i symulacji układów lub systemów. / EiT_W05

SUPS_U1 / Potrafi wykorzystać poznane metody i modele matematyczne, w razie potrzeby odpowiednio je modyfikując, do realizacji projektów w obszarze elektroniki lub telekomunikacji. / EiT_U06

SUPS_U2 / Potrafi ocenić i porównać rozwiązania projektowe oraz procesy wytwarzania elementów i układów elektronicznych, ze względu na zadane kryteria użytkowe i ekonomiczne / EiT_U08

SUPS_U3 / Potrafi projektować układy oraz systemy elektroniczne lub telekomunikacyjne z uwzględnieniem zadanych kryteriów użytkowych i ekonomicznych, w razie potrzeby wykorzystując komputerowe narzędzia wspomagania projektowania (CAD). / EiT_U011

SUPS_K1 / Potrafi współdziałać i pracować w grupie, przyjmując w niej

różne role. / EiT_K03

Warunkiem zaliczenia przedmiotu jest uzyskanie oceny pozytywnej z ćwiczeń laboratoryjnych oraz z kolokwium końcowego.

Efekty SUPS_W1, SUPS_U2 sprawdzane podczas kolokwium końcowego.

Efekty SUPS_U1, SUPS_U3, SUPS_K1 sprawdzane są w czasie ćwiczeń laboratoryjnych.